ฮอเร็กซ์ กรุ๊ป
June 29, 2022
พื้นผิวบรรจุภัณฑ์ CSP
CSP (แพ็คเกจสเกลชิป)
Chip Scale Packaging (CSP) ใช้เทคโนโลยีลวดลายละเอียด ฟอยล์ทองแดงบางเฉียบขนาดเล็กมาก และสร้างโครงสร้างสำหรับการออกแบบที่มีความหนาแน่นสูงและความยืดหยุ่นวัสดุพิมพ์ CSP ให้ความน่าเชื่อถือสูงในการเชื่อมต่อและการแยก
คุณสมบัติ
เทคโนโลยีลวดลายละเอียดสำหรับการออกแบบที่มีความหนาแน่นสูง
สร้างโครงสร้างเพื่อความยืดหยุ่นในการออกแบบสูง
ความน่าเชื่อถือสูงในการเชื่อมต่อและการแยกตัว
การใช้วัสดุ CTE ต่ำเหมาะสำหรับ PoP
วัสดุ BT เรซิ่น
จำนวนชั้น 2~6
เส้นและช่องว่าง 0.020 มม. / 0.020 มม.
ขนาดบรรจุ 3x3mm ~ 19x19mm
ความหนาของบอร์ด 0.13mm
พื้นผิวบรรจุภัณฑ์ FCCSP
FC-CSP (ชิปพลิก) CSP
Flip Chip CSP (FC CSP) ใช้เทคโนโลยีการกระแทกแบบพลิกชิปแทนการเชื่อมด้วยลวดเพื่อเชื่อมต่อแผ่นรองกันกระแทกบนพื้นผิวโดยตรงกับแผ่นยึดติดของชิปด้วยรูปแบบที่มีความหนาแน่นสูงและขนาดบรรจุภัณฑ์ที่เล็กลง เทคโนโลยีนี้จึงช่วยลดต้นทุนได้
คุณสมบัติ
จำนวน I/O สูงและการเชื่อมต่อแบบสั้น
ความหนาแน่นของเลย์เอาต์สูง
การลดต้นทุนเนื่องจากขนาดบรรจุภัณฑ์ที่เล็กลง
ลวดลายวิจิตร & Fine Bump Pitch
พิกัดความเผื่อตำแหน่งต้านทานการบัดกรีแน่น
เทคโนโลยี Flip Chip Bumping
วัสดุ BT เรซิ่น
จำนวนชั้น 2~6
เส้นและช่องว่าง 0.020 มม. / 0.020 มม.
ระยะพิทช์ 0.15mm
Micro Via และ Land 0.065mm / 0.135mm
พื้นผิวบรรจุภัณฑ์ PBGA
Plastic Ball Grid Array (PBGA) เชื่อมต่อชิปกับพื้นผิวและห่อหุ้มด้วยสารขึ้นรูปพลาสติกการออกแบบซับสเตรตที่ปรับให้เหมาะสมช่วยเพิ่มประสิทธิภาพทางความร้อนและไฟฟ้า และความเสถียรของมิติสำหรับบรรจุภัณฑ์บนบรรจุภัณฑ์
คุณสมบัติ
การเพิ่มประสิทธิภาพของการออกแบบพื้นผิวโดยคำนึงถึงประสิทธิภาพทางความร้อนและไฟฟ้า
ระยะพิทช์ที่ละเอียดยิ่งขึ้นและความหนาของแพ็คเกจที่บางลง
ประสิทธิภาพทางไฟฟ้าสูงเนื่องจากความยาวของสายสั้น
จำหลักกระบวนการ
มีทั้งแบบ Flip-chip & Wire bonding
การเดินสายความหนาแน่นสูงด้วยกระบวนการกึ่งสารเติมแต่ง
การสร้างรูปแบบที่ดีเพื่อยึดติดกับเทคโนโลยีการติดตาม
ความเสถียรของมิติพื้นผิวสำหรับบรรจุภัณฑ์บนบรรจุภัณฑ์
การออกแบบแผ่นไร้สารตะกั่วสำหรับการเชื่อมต่อโครงข่าย
วัสดุ BT เรซิ่น
จำนวนชั้น 2~6
เส้นและช่องว่าง 0.020 มม. / 0.020 มม.
ขนาดบรรจุภัณฑ์ 21x21mm ~ 35x35mm
ความหนาของบอร์ด 0.21mm
พื้นผิวบรรจุภัณฑ์ BOC
BOC (บอร์ดบนชิป)
การออกแบบ Board On Chip (BOC) มีพื้นผิวที่ยึดติดกับด้านวงจรของดาย และลวดเชื่อมจะเชื่อมต่อระหว่างตัวนำของซับสเตรตและแผ่นรองบอนด์บนดาย
คุณสมบัติ
ช่องเจาะสำหรับตำแหน่งต้นทุนต่ำและความแม่นยำสูง
สล็อตเส้นทางต้นทุนต่ำ
เทคโนโลยีลวดลายละเอียดสำหรับการออกแบบที่มีความหนาแน่นสูง
ลดสัญญาณรบกวนโดยใช้เส้นทางไฟฟ้าสั้น
วัสดุ BT เรซิ่น
จำนวนชั้น 2~4
เส้นและช่องว่าง 0.030mm / 0.030mm
ความคลาดเคลื่อนของขนาดสล็อต +/-0.05mm
ความหนาของบอร์ด 0.13mm
พื้นผิวบรรจุภัณฑ์ FMC
FMC (การ์ดหน่วยความจำแฟลช)
การ์ดหน่วยความจำแฟลช (FMC) เป็นสารตั้งต้นสำหรับอุปกรณ์หน่วยความจำแฟลช ซึ่งจัดเก็บ อ่าน และเขียนข้อมูลได้อย่างง่ายดาย
คุณสมบัติ
PSR ระนาบพื้นผิว
เพลท Au แบบอ่อน / แบบแข็ง & ความสว่าง
การควบคุมการบิดงอของพื้นผิว
วัสดุ BT เรซิ่น
จำนวนชั้น 2~6
เส้นและช่องว่าง 0.040 มม. / 0.040 มม.
ความหนาของบอร์ด 0.13mm
พื้นผิวสำเร็จรูป Hard Au 5um/0.5um, Soft Au 5um/0.3um
อื่น ๆ เช่นพื้นผิวบรรจุภัณฑ์ Sip, พื้นผิวบรรจุภัณฑ์ MEMS / CMOS, พื้นผิว MiniLED, พื้นผิวแพ็คเกจชิป LED, พื้นผิว MCP เป็นต้น
การใช้งาน:
แฟลชเมมโมรี่การ์ด/หน่วยความจำ NAND, DRAM,DDR2,GDDDR4,GDDDR5,ไมโครโปรเซสเซอร์/คอนโทรลเลอร์, ASIC, Gate Array, หน่วยความจำ, DSP, PLD, กราฟิกและชุดชิปพีซี, เซลลูลาร์, โทรคมนาคมไร้สาย, การ์ด PCMCIA, แล็ปท็อปพีซี, กล้องวิดีโอ, ดิสก์ไดรฟ์, PLD,
แอพพลิเคชั่นโปรเซสเซอร์มือถือBaseband, SRAM, DRAM, หน่วยความจำแฟลช, เบสแบนด์ดิจิตอล, โปรเซสเซอร์กราฟิก, ตัวควบคุมมัลติมีเดีย, โปรเซสเซอร์แอพพลิเคชั่น
