ฮอเร็กซ์ กรุ๊ป
August 12, 2020
เทคโนโลยีนี้ช่วยให้สามารถซ้อนชิป DRAM 12 ตัวโดยใช้รู TSV มากกว่า 60,000 รูในขณะที่ยังคงความหนาไว้เช่นเดียวกับแพ็คเกจ 8 ชั้นในปัจจุบัน
ความหนาของบรรจุภัณฑ์ (720㎛) ยังคงเหมือนกับผลิตภัณฑ์ 8-layer High Bandwidth Memory-2 (HBM2) ในปัจจุบัน
สิ่งนี้จะช่วยให้ลูกค้าสามารถวางจำหน่ายผลิตภัณฑ์ที่มีความจุสูงรุ่นต่อไปพร้อมกับประสิทธิภาพการทำงานที่สูงขึ้นโดยไม่ต้องเปลี่ยนการออกแบบการกำหนดค่าระบบ
นอกจากนี้เทคโนโลยีบรรจุภัณฑ์ 3 มิติยังมีระยะเวลาในการส่งข้อมูลระหว่างชิปที่สั้นกว่าเทคโนโลยีการเชื่อมสายที่มีอยู่ในปัจจุบันทำให้ความเร็วเร็วขึ้นอย่างมากและใช้พลังงานน้อยลง
“ ในขณะที่กฎหมายของมัวร์ถึงขีด จำกัด บทบาทของเทคโนโลยี 3D-TSV ก็คาดว่าจะมีความสำคัญมากยิ่งขึ้น” Hong-Joo Baek จาก Samsung กล่าว
ด้วยการเพิ่มจำนวนเลเยอร์ที่ซ้อนกันจากแปดเป็น 12 ชั้นในไม่ช้าซัมซุงจะสามารถผลิต HBM ขนาด 24GB ซึ่งให้ความจุสามเท่าของหน่วยความจำแบนด์วิดท์สูง 8GB ในตลาดปัจจุบัน
