ฮอเร็กซ์ กรุ๊ป
January 10, 2021
Jianying Peng จบการศึกษาจากมหาวิทยาลัยเจ้อเจียงและปัจจุบันดำรงตำแหน่งประธานบริหารของ Xinlai Technologyเขารับผิดชอบหลักในการวิจัยและพัฒนาและการจัดการตลาดของโปรเซสเซอร์ RISC-V และผลิตภัณฑ์อื่น ๆ ที่เกี่ยวข้องเธอมีประสบการณ์การทำงานที่เกี่ยวข้องกับการออกแบบโปรเซสเซอร์มาหลายปีเธอเคยเป็นผู้จัดการอาวุโสฝ่ายวิจัยและพัฒนาของโปรเซสเซอร์ Synopsys ARC และก่อตั้งศูนย์ R&D ของ ARC China และเป็นผู้จัดการฝ่าย R&D ของแผนก CPU ของ Marvel ARM
1. อะไรคือปัจจัยหลักที่ต้องพิจารณาเมื่อทำการวางแผนการออกแบบ SoC
ในฐานะซัพพลายเออร์ CPU IP เราได้สังเกตจากลูกค้าหลายรายว่าพวกเขาคำนึงถึงปัจจัยหลักดังต่อไปนี้เป็นหลักเมื่อทำการวางแผนการออกแบบ SoC:
●คำจำกัดความผลิตภัณฑ์และตัวบ่งชี้ทางเทคนิคที่สำคัญ: ลูกค้าทั่วไปกำหนดเป้าหมายไปยังตลาดเป้าหมายและสถานการณ์การใช้งานดังนั้นคำจำกัดความของผลิตภัณฑ์ในช่วงต้นจึงค่อนข้างชัดเจนเช่นประสิทธิภาพของ CPU (ความถี่ DMIPS / CoreMark และคะแนนการทดสอบพื้นฐานอื่น ๆ ) จะเป็นข้อกำหนดขอบเขตที่ชัดเจนรายการของ IP อุปกรณ์ต่อพ่วงอื่น ๆ ที่จำเป็นและความถี่พื้นที่และการใช้พลังงานของชิปโดยรวม
●คุณลักษณะของฮาร์ดแวร์และสถาปัตยกรรมโดยรวม: เมื่อกำหนดคำจำกัดความของผลิตภัณฑ์แล้วขั้นตอนต่อไปคือการแบ่งฟังก์ชันซอฟต์แวร์และฮาร์ดแวร์กำหนดลักษณะโมดูลฮาร์ดแวร์และสถาปัตยกรรม SoC โดยรวม (โครงสร้างบัสหลัก)กำหนดสถาปัตยกรรม SoC ทั้งหมดผ่านแอพพลิเคชั่นเฉพาะและการประเมินอัลกอริทึมรวมถึงโครงสร้างบัสจำนวนและการเชื่อมต่อของ Master / Slave โครงสร้างการจัดเก็บและคุณสมบัติเฉพาะของโมดูล IP หลักยกตัวอย่าง CPU คุณต้องการหน่วยประมวลผลเช่น DSP และ FPU หรือไม่โครงสร้างการจัดเก็บข้อมูล (ICache / DCache, คำสั่งบนชิปควบคู่กับ SRAM อย่างแน่นหนา, ข้อมูลบนชิปที่เชื่อมต่อกับ SRAM อย่างแน่นหนา) และความจุและโครงสร้างบัสระบบที่ต้องการ
●นิเวศวิทยาซอฟต์แวร์และพฤติกรรมของผู้ใช้: นิเวศวิทยาซอฟต์แวร์และพฤติกรรมของผู้ใช้เป็นสิ่งที่มองไม่เห็นและจับต้องไม่ได้ แต่มีความสำคัญต่อการออกแบบ SoCสภาพแวดล้อมการพัฒนาซอฟต์แวร์ (IDE, SDK ฯลฯ ) ห่วงโซ่เครื่องมือพื้นฐาน (คอมไพเลอร์ดีบักเกอร์ ฯลฯ ) การสนับสนุนระบบปฏิบัติการ ... สิ่งเหล่านี้เกี่ยวข้องกับประสิทธิภาพและนิสัยในการพัฒนาซอฟต์แวร์ของลูกค้าเทอร์มินัลชิป
●ความคุ้มทุนด้านเวลากำลังคนและต้นทุนเงินทุนที่ครอบคลุม: ความคุ้มทุนสูงเป็นเงื่อนไขที่จำเป็นสำหรับความสำเร็จของลูกค้าเชิงพาณิชย์ทุกคนหวังว่าจะออกแบบและตรวจสอบซอฟต์แวร์และฮาร์ดแวร์ SoC ให้เสร็จในเวลาอันสั้นที่สุดและใช้กำลังคนน้อยที่สุดแน่นอนว่าพวกเขายังหวังว่าค่าใช้จ่าย IP ค่าเทปออกบรรจุภัณฑ์และค่าทดสอบที่ตามมาจะเป็นราคาที่เหมาะสมที่สุด
แน่นอนลำดับความสำคัญหรือน้ำหนักของปัจจัยเหล่านี้จะแตกต่างกันสำหรับลูกค้าแต่ละรายนับตั้งแต่ก่อตั้งเมื่อ 2 ปีก่อน Xinlai Technology ได้เห็นการลงจอดของ RISC-V ในประเทศจีนในขั้นต้นสำหรับ RISC-V ที่เกิดขึ้นใหม่ บริษัท ออกแบบ SoC ส่วนใหญ่มีท่าทีรอดูเนื่องจากระบบนิเวศของซอฟต์แวร์และนิสัยของผู้ใช้ด้วยการพัฒนาอย่างจริงจังของระบบนิเวศซอฟต์แวร์และฮาร์ดแวร์ทั้งหมดของ RISC-V ตอนนี้เราเห็นลูกค้าจำนวนมากขึ้นเริ่มเลือกใช้ RISC-V เนื่องจากข้อดีของความคุ้มทุนนิยามผลิตภัณฑ์ที่แตกต่างและความยืดหยุ่นในการปรับขนาดได้
2. อะไรคือเกณฑ์หลักตาม SoC กระแสหลักในปัจจุบันเมื่อเลือก Core IP ของโปรเซสเซอร์?วิธีการออกแบบที่แตกต่าง?
มีมาตรฐานที่เป็นหนึ่งเดียวสำหรับการเลือก IP โปรเซสเซอร์ระหว่างการออกแบบ SoC เช่นตัวบ่งชี้ฮาร์ดแวร์ตัวบ่งชี้ซอฟต์แวร์ความเสถียรและราคา
ตัวบ่งชี้ฮาร์ดแวร์ส่วนใหญ่ประกอบด้วย:
●ภายใต้กระบวนการเฉพาะความถี่พื้นที่ข้อกำหนดพารามิเตอร์การใช้พลังงานและคะแนนการทดสอบเกณฑ์มาตรฐานของ CPU ทั่วไป (DMIPS, CoreMark ฯลฯ );
●ชุดคำสั่งที่แตกต่างกันเช่นชุดคำสั่ง RISC-V 32 บิตหรือ RISC-V 64 บิต, DSP, FPU ความแม่นยำเดียวและสองครั้งเป็นต้น
●โครงสร้างและขนาดหน่วยเก็บข้อมูล
●จำนวนและลำดับความสำคัญของการขัดจังหวะความเร็วในการตอบสนอง ฯลฯ ;
●ประเภทอินเตอร์เฟสบัสที่รองรับและอัตราส่วนความถี่สัญญาณนาฬิกา ฯลฯ
ตัวบ่งชี้ซอฟต์แวร์ส่วนใหญ่ประกอบด้วย:
●สภาพแวดล้อมการพัฒนาซอฟต์แวร์ที่สมบูรณ์แบบและแพลตฟอร์มการพัฒนา (IDE, SDK ฯลฯ );
●ห่วงโซ่เครื่องมือสำหรับผู้ใหญ่และมีเสถียรภาพ (คอมไพเลอร์, อีมูเลเตอร์, ดีบักเกอร์ ฯลฯ );
●อินเทอร์เฟซซอฟต์แวร์มาตรฐานและไลบรารีซอฟต์แวร์อัลกอริทึมที่สมบูรณ์ ฯลฯ
●การสนับสนุนซอฟต์แวร์ของบุคคลที่สามที่เป็นมิตร ((Segger, IAR, Lauterbach ฯลฯ );
●รองรับระบบปฏิบัติการหลัก (RTOS, Linux ฯลฯ )
ความเสถียรส่วนใหญ่เป็นเพราะ IP ของ CPU จำเป็นต้องได้รับการตรวจสอบอย่างสมบูรณ์และต้องมีความแข็งแกร่งเพียงพอในกระบวนการและแพลตฟอร์มการทดสอบที่แตกต่างกันราคาส่วนใหญ่รวมค่าธรรมเนียมการอนุญาตและค่าใช้จ่ายในการสนับสนุนและการบำรุงรักษาในภายหลัง
วิธีการจัดหาลูกค้าด้วยการออกแบบที่แข่งขันได้และแตกต่าง?นี่เป็นแนวทางที่ Xinlai Technology สำรวจและทำงานอย่างหนักมาโดยตลอดในปัจจุบันเราพิจารณาประเด็นต่างๆดังต่อไปนี้เป็นหลัก:
1) IP โปรเซสเซอร์ที่กำหนดค่าได้สูง
ซีพียู RISC-V หลักทั้งหมดมีตัวเลือกที่กำหนดค่าได้มากมายลูกค้าสามารถกำหนดค่าพารามิเตอร์ที่ต้องการผ่านอินเทอร์เฟซแบบกราฟิกเพื่อให้เป็นไปตามข้อกำหนดด้านประสิทธิภาพโดยไม่ต้องเสียทรัพยากรเพิ่มเติมเช่นจำนวนอินเทอร์รัปต์และลำดับความสำคัญขนาด ICache / DCache คุณต้องการคำสั่งบนชิปหรือไม่และ SRAM ข้อมูลจำนวนรอบการคูณ ฯลฯ จากนั้นสร้างรหัสที่ต้องการ
2) ความสามารถในการปรับขนาดของชุดคำสั่ง RISC-V (คำแนะนำที่ผู้ใช้กำหนดเอง)
ในนิยามชุดคำสั่ง RISC-V ส่วนหนึ่งของพื้นที่การเข้ารหัสได้ถูกสงวนไว้สำหรับคำแนะนำที่ผู้ใช้กำหนดและ Nuclei Technology มีโซลูชันส่วนขยาย NICE (Nuclei Instruction Co-Unit Extension)ลูกค้าวิเคราะห์อัลกอริทึมที่ต้องการการเร่งฮาร์ดแวร์และกำหนดคำแนะนำที่เกี่ยวข้องตามแอปพลิเคชันในฟิลด์เฉพาะตามแกนหลักของไมโครเคอร์เนลโปรเซสเซอร์ RISC-V อินเทอร์เฟซ NICE สงวนไว้เพื่อให้ตระหนักถึงหน่วยเร่งความเร็วสำหรับฟิลด์เฉพาะหน่วยเร่งความเร็วสามารถแชร์พื้นที่จัดเก็บและทรัพยากรอื่น ๆ กับไมโครเคอร์เนลของโปรเซสเซอร์ซึ่งสามารถปรับปรุงอัตราส่วนประสิทธิภาพการใช้พลังงานได้อย่างมากและยังช่วยให้ลูกค้าพัฒนาผลิตภัณฑ์ได้อย่างรวดเร็วด้วยสถาปัตยกรรมที่แตกต่างกันสำหรับสาขาเฉพาะ
3) โมดูลเร่งฮาร์ดแวร์สำหรับการแบ่งย่อย
สำหรับการออกแบบ SoC ในส่วนย่อยบางส่วน Sina Technology ยังมีโซลูชันการเร่งฮาร์ดแวร์ที่ยืดหยุ่นต่างๆเช่นโมดูลการเพิ่มประสิทธิภาพความปลอดภัยทางกายภาพของโปรเซสเซอร์ล็อกสเต็ปแบบดูอัลคอร์โมดูลเวกเตอร์โมดูล NPU เป็นต้น
3. เทคโนโลยีใหม่ ๆ และแนวโน้มการประยุกต์ใช้ในสาขาการออกแบบ SoC ใดที่ควรค่าแก่การใส่ใจ?
ด้วยการถือกำเนิดของยุค 5G และ AIoT ทำให้เกิดสถานการณ์การใช้งานที่ชาญฉลาดมากขึ้นเรื่อย ๆ และยังมีแนวโน้มของ "การออกแบบชิป SoC ของแอปพลิเคชันและซอฟต์แวร์ที่กำหนดโดยซอฟต์แวร์" ซึ่งทำให้เกิดข้อกำหนดใหม่ ๆ สำหรับการทำซ้ำผลิตภัณฑ์อย่างรวดเร็วซึ่งหมายความว่าการออกแบบ SoC ต้องการ:
●แก้ไขปัญหาของสถานการณ์จริงที่เฉพาะเจาะจงได้อย่างมีประสิทธิภาพมากขึ้น
●ตอบสนองตลาดได้เร็วขึ้น
●ด้วยคุณสมบัติที่แตกต่างและข้อได้เปรียบด้านต้นทุน
ฉันคิดว่าการออกแบบ SoC ในปัจจุบันส่วนใหญ่มีแนวโน้มสำคัญดังต่อไปนี้:
● DSA (สถาปัตยกรรมเฉพาะโดเมนหรือตัวเร่งความเร็วเฉพาะโดเมน) ซึ่งเป็นตัวเร่งการประมวลผลร่วมสำหรับแอปพลิเคชันเฉพาะ
เป้าหมายของ DSA คือการปรับปรุงอัตราส่วนประสิทธิภาพการใช้พลังงานของคอมพิวเตอร์เพื่อให้สามารถตอบสนองความแตกต่างความปลอดภัยและความตรงเวลาของการออกแบบ SoC สู่ตลาดได้ดีขึ้นจะบรรลุเป้าหมายนี้ได้อย่างไร?แนวคิดหลักประการหนึ่งคือ "เชี่ยวชาญในอุตสาหกรรมด้านเทคนิค"ในสาขาฮาร์ดแวร์ฮาร์ดแวร์เฉพาะถูกใช้เพื่อตอบสนองความต้องการของฟิลด์เฉพาะแต่สิ่งนี้แตกต่างจากฮาร์ดแวร์ ASIC ทั่วไปDSA จำเป็นต้องตอบสนองความต้องการของเขตข้อมูลและแก้ปัญหาประเภทหนึ่งแทนที่จะเป็นปัญหาเดียวดังนั้นจึงสามารถบรรลุความสมดุลของความยืดหยุ่นและความเฉพาะเจาะจงเท่าที่เกี่ยวข้องกับฟิลด์โปรเซสเซอร์ DSA สามารถตีความได้ว่าเป็น Domain Specific Accelerator นั่นคือจากการประมวลผลทั่วไปตัวเร่งความเร็วสำหรับฟิลด์บางฟิลด์จะถูกขยายเพื่อปรับปรุงประสิทธิภาพในการแก้ปัญหาในฟิลด์นี้
●แพลตฟอร์มการออกแบบ SoC แบบเต็มกอง
แพลตฟอร์มการออกแบบ SoC แบบฟูลสแต็กสามารถลดวงจรการออกแบบ SoC แบบเดิมและต้นทุนการออกแบบได้อย่างมากแพลตฟอร์ม SoC แบบครบวงจรสามารถมอบโซลูชันโดยรวมสำหรับซอฟต์แวร์ SoC และการออกแบบฮาร์ดแวร์โดยทั่วไปรวมถึง IP ทั่วไปพื้นฐานสถาปัตยกรรม SoC กรณีทดสอบระบบปฏิบัติการไดรเวอร์ซอฟต์แวร์ไลบรารีอัลกอริทึมเครื่องมือพัฒนาและโมดูลอื่น ๆ ที่จำเป็นสำหรับการออกแบบ SoCในปัจจุบัน Singular Technology ได้เปิดตัวโซลูชัน IP แบบเต็มสแต็กที่ใช้โปรเซสเซอร์ RISC-V ของ Singular สำหรับ MCU, AIoT และแอปพลิเคชันอื่น ๆ รวมถึงเทมเพลต SoC โดยรวมที่รวมไว้ล่วงหน้า (รวมถึงไลบรารี IP พื้นฐานของ Singular, IP แบบรวม อินเทอร์เฟซและโครงสร้างบัส ฯลฯ ), ซอฟต์แวร์และไดรเวอร์ฮาร์ดแวร์, ไลบรารีอัลกอริทึม NMSIS, ตัวอย่างระบบปฏิบัติการที่ปลูกถ่ายอย่างสมบูรณ์และ IDE / SDK ของ Corelay และสภาพแวดล้อมการพัฒนาอื่น ๆให้ลูกค้ามั่นใจในการปรับแต่งตามความต้องการในการออกแบบ SoC ไม่ต้องเสียทรัพยากรช่วยลูกค้าลดการลงทุนด้าน R&D และปรับปรุงประสิทธิภาพและคุณภาพของ R&D
●โหมดมัลติเพล็กซ์ IP ใหม่ของชิปเล็ต
ในยุคหลังกฎหมายของมัวร์การรวมชิปจะสูงขึ้นเรื่อย ๆ และการออกแบบ SoC ก็ซับซ้อนมากขึ้นเรื่อย ๆเพื่อลดวงจรการออกแบบ SoC ของชิปทั้งหมดและต้นทุนการพัฒนาทั้งหมดโหมด Chiplet จึงกลายเป็นเทรนด์ยอดนิยมChiplet เป็นแม่พิมพ์ที่มีฟังก์ชันบางอย่างจากแบบจำลอง Chiplet ก่อนอื่นให้ย่อยสลายฟังก์ชันที่ซับซ้อนที่ต้องใช้งานจากนั้นพัฒนาหรือนำแม่พิมพ์ที่มีอยู่กลับมาใช้ใหม่ด้วยโหนดกระบวนการที่แตกต่างกันวัสดุที่แตกต่างกันและฟังก์ชันที่แตกต่างกันและสุดท้ายสร้างชิปที่สมบูรณ์ผ่านเทคโนโลยีบรรจุภัณฑ์ SiP (System in Package) .ดังนั้น Chiplet จึงเป็นโหมดมัลติเพล็กซ์แบบ IP ใหม่ที่มีให้ในรูปแบบของชิปดาย
นอกเหนือจากการแก้ปัญหาการจัดแนวของวงจรดิจิทัลและวงจรอะนาล็อกหรืออินเทอร์เฟซบนโหนดกระบวนการแล้ว Chiplet ยังสามารถให้ความยืดหยุ่นในการออกแบบ SoC ได้มากขึ้นตัวอย่างเช่นการออกแบบ SoC บางอย่างมีข้อกำหนดที่แตกต่างกันสำหรับจำนวนอินเทอร์เฟซหรือช่องอนาล็อกในสถานการณ์ต่างๆหากรวมเข้ากับแม่พิมพ์ทั้งหมดจะขาดความยืดหยุ่นและยากที่จะบรรลุประสิทธิภาพการทำงานและพื้นที่ที่เหมาะสมที่สุด (หรือที่เรียกว่า PPA).Chiplet ช่วยแก้ปัญหาความยืดหยุ่นในสถานการณ์ต่างๆได้ดีขึ้นผ่านดิจิทัลและอนาล็อกแน่นอนว่าชิปเล็ตยังต้องเผชิญกับความท้าทายมากมายเช่นการกำหนดมาตรฐานอินเทอร์เฟซและข้อมูลจำนวนมากระหว่างอินเทอร์เฟซทำให้การใช้พลังงานสูงซึ่งเกิดจากการเชื่อมต่อระหว่างดายและดายและปัญหาอื่น ๆ
4. การออกแบบ SoC ในปัจจุบันต้องเผชิญกับความท้าทายอะไรบ้างในแง่ของประสิทธิภาพการใช้พลังงานและขนาด?วิธีแก้คืออะไร?
ด้วยการชะลอตัวของกฎของมัวร์ต้นทุนของเทคโนโลยีขั้นสูง (28nm-> 22nm-> 14nm-> 7nm-> 5nm) ยังคงเพิ่มขึ้นอย่างต่อเนื่องการออกแบบ SoC จึงไม่เพียงหวังว่าโหนดกระบวนการจะหดตัวเพื่อให้เป็นไปตามประสิทธิภาพฟังก์ชัน และข้อกำหนดขนาดพื้นที่
ในการออกแบบ SoC ประสิทธิภาพฟังก์ชั่นและพื้นที่มักไม่ได้รับความพึงพอใจในเวลาเดียวกันและเราทำได้เพียงพยายามประนีประนอมอย่างสมบูรณ์แบบตัวอย่างเช่นเทคโนโลยีที่ใช้พลังงานต่ำเช่น Clock Gating, Power Gating และ Multiple Power Domains จะถูกนำมาใช้โดยไม่ส่งผลกระทบต่อประสิทธิภาพ แต่ค่าใช้จ่ายคือพื้นที่จะใหญ่ขึ้นดังนั้นกลยุทธ์การประนีประนอม PPA จึงไม่มีมาตรฐานที่สอดคล้องกัน แต่เป็นการวิเคราะห์เฉพาะตามการใช้งานจริง
ดังนั้นฉันคิดว่าการออกแบบ SoC สามารถออกแบบได้ตามความต้องการเท่านั้นและความท้าทายของ PPA สามารถแก้ไขได้ดีขึ้นเมื่อเหมาะสมแน่นอนว่าการออกแบบตามความต้องการนี้ส่วนใหญ่จะสะท้อนให้เห็นในจุดสนับสนุนการใช้ซ้ำ IP ที่กล่าวถึงข้างต้น:
●พารามิเตอร์ IP ที่แตกต่างกันของ IP แบบมัลติเพล็กซ์ที่กำหนดค่าได้สูงสามารถกำหนดค่าได้อย่างยืดหยุ่นตามข้อกำหนดของ PPA โดยไม่เสียพื้นที่และการใช้พลังงานภายใต้เงื่อนไขของประสิทธิภาพการประชุม
●แพลตฟอร์มการออกแบบ SOC แบบเต็มสแต็ก - ตามข้อกำหนดของ PPA คุณสามารถเลือกโมดูล IP ที่ต้องการได้อย่างยืดหยุ่นและใช้อินเทอร์เฟซ IP แบบรวมเพื่อลดพื้นที่และการใช้พลังงานของการเชื่อมต่อโครงข่าย IPจัดเตรียมโซลูชันโดยรวมสำหรับซอฟต์แวร์และฮาร์ดแวร์และปรับปรุงการออกแบบการประสานงานซอฟต์แวร์และฮาร์ดแวร์การแบ่งฟังก์ชันมีความสมเหตุสมผลลดความซับซ้อนในการออกแบบฮาร์ดแวร์เป็นต้น
5. อะไรคือความแตกต่างระหว่างข้อกำหนดสำหรับการออกแบบ SoC ใน Internet of Things และขอบข่ายการประมวลผลและคอมพิวเตอร์เคลื่อนที่ / คอมพิวเตอร์ส่วนบุคคล?จะเลือกแกนประมวลผลที่เหมาะสมได้อย่างไร?
ตั้งแต่คอมพิวเตอร์ส่วนบุคคลไปจนถึงคอมพิวเตอร์พกพา (โทรศัพท์มือถือ) การออกแบบชิป SOC (รวมถึงการพัฒนาโปรเซสเซอร์) ส่วนใหญ่ขับเคลื่อนด้วยแอปพลิเคชันเดียวและผลิตภัณฑ์หลักในปัจจุบันด้วย 5G, AIoT, edge computing และสถานการณ์แอพพลิเคชั่นอื่น ๆ กำลังเบ่งบานและไม่มีมาตรฐานและข้อกำหนดของอุตสาหกรรมที่ชัดเจนสถานการณ์แอพพลิเคชั่นมีความหลากหลายมากขึ้นความต้องการแยกส่วนมากขึ้นความต้องการผลิตภัณฑ์เดียวอยู่ในระดับปานกลางและการทำซ้ำนวัตกรรม เร็วขึ้นนอกจากนี้ยังมีความต้องการการตอบสนองของตลาดที่เร็วขึ้นดังนั้นการปรับแต่งการออกแบบชิป SoC จึงกลายเป็นเทรนด์ในฐานะที่เป็นสมองส่วนควบคุมทั้งหมดของ SoC โปรเซสเซอร์นอกเหนือจากตัวบ่งชี้ฮาร์ดแวร์ PPA แบบดั้งเดิมห่วงโซ่เครื่องมือซอฟต์แวร์พื้นฐานและระบบนิเวศที่สมบูรณ์มีความสำคัญต่อความยืดหยุ่นและความสามารถในการปรับขนาดของโปรเซสเซอร์เพื่อตอบสนองความแตกต่างและความหลากหลายการออกแบบและการสร้างอุปสรรคทางเทคนิค
ARM ไม่มีข้อได้เปรียบทางนิเวศวิทยาที่แท้จริงในสาขาที่เกิดขึ้นใหม่เหล่านี้ดังนั้น RISC-V ซึ่งเปิดกว้างและมีข้อได้เปรียบทางเทคนิคเช่นความเรียบง่ายการใช้พลังงานต่ำความสามารถในการแยกส่วนและความสามารถในการปรับขยายจะมีแนวโน้มในด้าน AIoT และการประมวลผลแบบเอดจ์และสถานการณ์ที่ต้องการการปรับแต่ง
นอกเหนือจากความยืดหยุ่นทางเทคนิคแล้ว RISC-V ยังสามารถนำข้อได้เปรียบด้านต้นทุนที่สำคัญมาสู่ AIoT, edge computing และสาขาอื่น ๆSemico Research ซึ่งเป็นองค์กรวิเคราะห์ตลาดระหว่างประเทศได้ชี้ให้เห็นในรายงานชื่อ "RISC-V Market Analysis: Emerging Markets" ว่าภายในปี 2568 ตลาดจะใช้แกน CPU RISC-V รวม 62.4 พันล้านและจีน จะมีพื้นที่ตลาดที่ใหญ่ที่สุดในโลก
